Разработка конструкции дифференциального усилителя частоты

1. Сборочный чертеж конструкции дифференциального усилителя частоты, А3:
   • Кристалл крепится к стеклянной вставке клеем ВК-32-200
   • Контактные площадки на кристалле соединяются с выводами микросхемы методом термокомпрессионной сварки
   • Герметизация микросхемы осуществляется аргонно-дуговой сваркой металлической крышки с фланцем, который впрессован в стекло
2. Конструкция верхнего слоя, А3
3. Сборка нижнего слоя, А3
4. Резистивный слой, А3
5. Слой диэлектрика, А3
6. Технический чертеж топологии, А3
7. Принципиальная электрическая схема усилителя высокой частоты, А4

Дополнительные материалы: прилагается расчетно-пояснительная записка на 27 листах. В проекте выполнена разработка конструкции дифференциального усилителя.

Приведено краткое описание работы схемы. Схема представлена дифференциальным усилителем без коллекторных нагрузок, на базе которого имеется возможность построения усилителя высокой частоты с преобразователем. В микросхеме имеется верхняя граничная полоса пропускания не менее 15 МГц.

Выполнен расчет геометрии пленочных резисторов, в ходе которого определяются формы, геометрические размеры и минимальная площадь, занимаемая резисторами на подложке. Рассчитаны значения:

Произведен расчет сопротивления пленочных переходных контактов. Определены параметры: R1- номинал 6200 Ом, допустимая величина сопротивления переходного пленочного контакта 930 Ом, длина переходного контакта (минимальная) - 201 мкм. Аналогично выполнены расчеты для остальных резисторов.

Сделан расчет пленочных емкостей с вычислением параметров конденсаторов: С1 – номинал 2200 пФ, коэффициент, который учитывапет краевой эффект 1,291, размеры верхней обкладки 440,06 мкм, нижней – 840,06 мкм, диэлектрика 1040,06 мкм, площадь на подложке 1081724,8036 мкм². Расчеты выполнены для остальных конденсаторов С3-С7.

Рассчитаны добротности конденсаторов: С1, С3 и С5 - 0,719, С4 – 1,567, С6 и С7 – 0,08. Приведен расчет паразитных связей с определением емкости между проводниками 2,79 пФ. Она является незначительной и не вызовет существенных помех.

Выполнен выбор навесных элементов. В рассматриваемой схеме в качестве навесного элемента принята полупроводниковая ИМС, имеющая размеры кристалла 3,6 х 2 мм.

Проведена разработка топологии. Материалом для изготовления подложки служит ситалл СТ-50-1. Определена площадь подложки, равная 168,039 мм². Выбрана плата с размерами: 12 х 16 мм.

Сделан выбор и обоснование технологии изготовления. Для изготовления данной схемы принят масочный метод, который применяется в мелкосерийном и серийном производстве. Создание пассивных элементов, в том числе межсоединений ГИС, выполнено распылением ионной бомбардировкой на диэлектрическую подложку сплавов, тонких пленок метала, композиционных материалов и диэлектриков. Требуемая конфигурация межслойных соединений и элементов обеспечивается методом напыления пленок через маску на подложку.

Приведена последовательность операций изготовления ГИС, включающая: обработку поверхности подложки полированием, напыление - пленок пассивных элементов, резисторов через маски, контактных площадок и проводников через маски, нанесение моноокиси кремния – диэлектрик, монтаж навесных ИМС, герметизацию. Составлены требования безопасности. Распыление ионной бомбардировкой осуществляется на многопозиционной установке УВН-2М-1.

Описана герметизация интегральной схемы. Для конструкции выбран металлостеклянный корпус 4105, который включает в состав металлическое дно и крышку, стеклянные детали с впаянными или впрессованными металлическими выводами круглого или прямоугольного сечения. Принят метод герметизации корпуса – аргонно-дуговая сварка. Для проверки герметизации корпуса выбран масс-спектрометрический метод, который основан на обнаружении гелиевым течеискателем гелия, который предварительно введен в корпус микросхемы.

Выполнен тепловой расчет резисторов. Определено тепловое сопротивление резистора 0,734 мм²×⁰С/мВт, его температура 40,68 ⁰С. В работе выполнен проект дифференциального усилителя без коллекторных нагрузок, который исполнен в виде гибридной интегральной микросхемы, с разработкой технологического маршрута ее производства.

В программе: Компас 3D v